Noise 대책 기술

Noise 대책 기술

 

반도체 기술과 디지털 기술의 급속한 발전으로 부품의 초소형, 고밀도, 고속화를 이루었다.

그러나 짧은 시간 내에 전류와 전압이 변화할 때 Noise가 커지고 동시에 외부에서의 Noise에도 민감히 반응해

성능 저하나 오동작을 하게 되기 때문에, 인체에 유해론의 등장으로 Noise 대책은 모든 전자기기의 필수항목이 되었다.

 

Noise 대책 기술은 크게 5가지가 있다.

접지, PCB Layout, 부품선정, 차폐기술, 필터기술이 있는데 각각의 방법에 대해 간단히 알아보자.

 

 

접지 기술

 

전자 기기 내부의 접지는 신호 그라운드(SG)와 프레임 그라운드(FG)로 구분되며,

Noise에 의한 문제는 이와 같은 SG계통과 FG계통의 레벨 변동이 원인인 경우가 많다.

 

신호 그라운드(SG)는 회로 전류를 귀환시키는 그라운드이므로, 전류가 흐르는 그라운드이다.

 

프레임 그라운드(FG)는 전류가 흐르지 않는 그라운드로서 FG에 전류가 흐르면 외부로 noise 방사의 원인이 되기도 하고, 외부의 전자계에 대한 내성을 저하시킨다. 

 

따라서, 어스회로(FG Part)에 전류가 흐르지 않게하며, 그라운드 루프를 형성하지 않도록 하는것이 기본이다.

 

Lay-Out 기술

 

전자 부품의 배치 및 내부 배선이 Noise 특성을 좌우하는 경우가 많다.

 

그렇기 때문에 기본적으로 전기적인 성격이 다른 부분은 분리되도록 부품배치, 배선, 패턴을 구성하여 Noise발생을 최소화 한다.

 

특히 고속신호(TMDS , Ethernet 등) 라인은 요구되는 임피던스 특성을 맞추고 그라운드 와의 간격 등을 주의하여 설계한다.

 

AMP 의 경우에는 아날로그 및 디지털 오디오 신호가 많아 특히 Noise 에 전체적으로 취약하기 때문에

Audio 신호 사이사이 그라운드 패턴을 넣는 등 그라운드의 충분한 보강을 통해 대비해야 한다.

 

신호 분리예시) 입력 ↔ 출력, 디지털 ↔ 아날로그, 고속 ↔ 저속, 고압 ↔ 저압, 저임피던스 ↔ 고임피던스

 

Lay-out 설계 시 다른 4가지 대책 방법을 함께 고려해 설계한다면 Noise 발생을 억제할 수 있다.

 

전자부품의 선정

 

IC 및 TR과 같은 능동소자, 콘덴서, 인덕터, 트랜스와 같은 수동소자 및 콘넥터, 스위치와 같은 부품등의 특성, 성능을 Noise 발생 메커니즘과 관련해 검토하고 최선의 부품을 선정하여 Noise에 대한 내력(Immunity)을 강화 시키고 Noise 성분의 발생을 억제 시킨다.

 

차폐 기술

 

차폐는 Noise의 영향을 받고 있는 회로나 기기의 장해를 방지하는 가장 근본적인 방법이다.

 

차폐 방식에는 정전 쉴드와 전자 쉴드가 있다.

 

정전 Shield 란?

- 용량 성분적인 결합을 방지하는 것

- 알루미늄이나 동판의 금속 케이스나 쉴드 케이블을 사용하는 대책으로 낮은 레벨의 회로나 고주파 회로에 효과적이다.

 

전자 Shield 란?

- 자계 및 전자파에 의한 결합을 방지하는 것

- 외부로 부터 자속의 영향을 받기 쉽거나 또는 외부로 자속을 누설하기 쉬운 트랜스나 인턱터를 니켈과 같은 금속의 케이스를 사용하여 자속의 침입이나 누설을 방지한다.

 

차폐재에는 페라이트 코어&링, 전도성 구리 차폐 테이프, 자기장 차폐 필름, 도전성 테이프 등 다양한 제품들이 있으며, 사용 목적, 부착 위치, 기능 등에 따라 차폐성능 및 주파수 범위를 확인해 적절하게 사용해야 한다.

  

(우) 차폐 테이프 , 자기장 차폐 시트 , 페라이트 코어

 

필터 기술

 

필터 기술(Filtering)이란 도체를 통해 전달되는 전도 noise 및 자유 공간으로 방사되는 방사 noise에 대한 대책에서 양쪽 모두 대표적으로 사용하는 방법이다.

 

필터는 인덕턴스(L)와 커패시턴스(C)의 조합으로 구성되며 전원에서 사용되어지는 것과 신호에서 사용되어 지는 것으로 구분된다.

 

대체적으로 전원부는 30MHz 이하의 낮은 주파수 대역 Noise 억제를 위해 사용되고,

신호 라인은 30Mhz 이상의 주파수 대역의 억제를 위해 사용된다.

 

대부분 회로설계 초반부터 전원, 신호 라인의 Noise 억제를 원하는 주파수 대역에 맞게 L/C 를 조합해 설계한다.

 

문제가 생기지 않을 수도 있으나, 실제 제품이 나오고 검토를 할 때 Noise 가 발생하는 경우가 있기 때문에 이를 대비하여 예방하는 차원에서 PCB 공간 및 예산을 확보해 두는 것이 좋다.

 

전원부에서 DCDC Converter, SMPS 등을 사용한다면 Switching Noise 가 많이 발생하기 때문에 Vin, Vout 가까이에 Capacitor 용량 큰 것을 연결하기도 하고, Reguator 등 작은 전원에는 0.1uF, 10nF, 1000pF 등 Chip Cap 을 각 입출력단 가까이에 붙여 Noise 를 감소 시키기도 한다. 

 

 

내용 출처: http://www.iworldtech.com/6_info/0102.php